數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類(lèi)，一類(lèi)叫組合邏輯電路（簡(jiǎn)稱組合電路），另一類(lèi)叫做時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。

　　而時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，或者說(shuō)，還與以前的輸入有關(guān)。

　　組合邏輯電路的特點(diǎn)

　　1、邏輯功能特點(diǎn)

　　組合邏輯電路任一時(shí)刻的輸出狀態(tài)，只決定于該時(shí)刻輸入信號(hào)的狀態(tài)，而與輸入信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)。

　　圖1是組合邏輯電路的一般框圖，它可用如下的邏輯函數(shù)來(lái)描述，即

　　Li=f（A1，A2，…，An） （i=1，2，…，m）式中A1，A2，…，An為輸入變量。

　　2、電路結(jié)構(gòu)特點(diǎn)

　　組合邏輯電路全部由門(mén)電路組成，電路中不含記憶單元，由輸出到輸入沒(méi)有任何反饋線。

　　3、組合邏輯電路的特點(diǎn)

　　1）邏輯門(mén)電路組成，電路中不包含任何記憶元件；

　　2）信號(hào)是單向傳輸?shù)�，電路中不存在任何反饋回路�?/P>

　　組合邏輯電路的原理

　　組合邏輯電路是指在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無(wú)關(guān)，而與其他時(shí)間的狀態(tài)無(wú)關(guān)。其邏輯函數(shù)如下：

　　Li=f（A1，A2，A3……An） （i=1，2，3…m）

　　其中，A1~An為輸入變量，Li為輸出變量。

　　組合邏輯電路的特點(diǎn)歸納如下：

　�、� 輸入、輸出之間沒(méi)有返饋延遲通道；

　　② 電路中無(wú)記憶單元。

　　對(duì)于第一個(gè)邏輯表達(dá)公式或邏輯電路，其真值表可以是惟一的，但其對(duì)應(yīng)的邏輯電路或邏輯表達(dá)式可能有多種實(shí)現(xiàn)形式，所以，一個(gè)特定的邏輯問(wèn)題，其對(duì)應(yīng)的真值表是惟一的，但實(shí)現(xiàn)它的邏輯電路是多種多樣的。在實(shí)際設(shè)計(jì)工作中，如果由于某些原因無(wú)法獲得某些門(mén)電路，可以通過(guò)變換邏輯表達(dá)式變電路，從而能使用其他器件來(lái)代替該器件。同時(shí)，為了使邏輯電路的設(shè)計(jì)更簡(jiǎn)潔，通過(guò)各方法對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)是必要的。組合電路可用一組邏輯表達(dá)式來(lái)描述。設(shè)計(jì)組合電路直就是實(shí)現(xiàn)邏輯表達(dá)式。要求在滿足邏輯功能和技術(shù)要求基礎(chǔ)上，力求使電路簡(jiǎn)單、經(jīng)濟(jì)、可靠、實(shí)現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的，可采用基本門(mén)電路，也可采用中、大規(guī)模集成電路。其一般設(shè)計(jì)步驟為：

　�、� 分析設(shè)計(jì)要求，列真值表；

　　② 進(jìn)行邏輯和必要變換。得出所需要的最簡(jiǎn)邏輯表達(dá)式；

　�、� 畫(huà)邏輯圖。

　　組合邏輯電路的運(yùn)算單元

　　在數(shù)字系統(tǒng)中算術(shù)運(yùn)算都是利用加法進(jìn)行的，因此加法器是數(shù)字系統(tǒng)中最基本的運(yùn)算單元。由于二進(jìn)制運(yùn)算可以用邏輯運(yùn)算來(lái)表示，因此可以用邏輯設(shè)計(jì)的方法來(lái)設(shè)計(jì)運(yùn)算電路。加法在數(shù)字系統(tǒng)中分為全加和半加，所以加法器也分為全加器和半加器。

　　1、半加器設(shè)計(jì)

　　半加器不考慮低位向本位的進(jìn)位，因此它有兩個(gè)輸入端和兩個(gè)輸出端。

　　設(shè)加數(shù)（輸入端）為A、B ；和為S ；向高位的進(jìn)位為Ci+1

　　函數(shù)的邏輯表達(dá)式為： S=AB+AB ； Ci+1=AB+1

　　2、全加器設(shè)計(jì)

　　由于全加器考慮低位向高位的進(jìn)位，所以它有三個(gè)輸入端和兩個(gè)輸出端。設(shè)輸入變量為（加數(shù)）A、B、 Ci-1，輸出變量為 S、 Ci+1

　　函數(shù)的邏輯表達(dá)式為：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1

　　Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB

　　3、全加器應(yīng)用

　　因?yàn)榧臃ㄆ魇菙?shù)字系統(tǒng)中最基本的邏輯器件，所以它的應(yīng)用很廣。它可用于二進(jìn)制的減法運(yùn)算、乘法運(yùn)算，BCD碼的加、減法，碼組變換，數(shù)碼比較等。

　　常用的組合邏輯電路

　　1、法器

　　實(shí)現(xiàn)1位二進(jìn)制數(shù)之間加法運(yùn)算的電路稱為1位加法器。根據(jù)加數(shù)的不同，1位加法器又分為半加器和全加器兩種電路類(lèi)型。如果不考慮來(lái)自低位的進(jìn)位而是只將兩個(gè)1位二進(jìn)制數(shù)相加，即只有加數(shù)和被加數(shù)相加，這種加法運(yùn)算稱為半加運(yùn)算。實(shí)現(xiàn)半加運(yùn)算的電路叫做半加器。串行進(jìn)位加法器的優(yōu)點(diǎn)是電路比較簡(jiǎn)單，缺點(diǎn)是速度比較慢。

　　2、編碼器

　　在數(shù)字系統(tǒng)中，所謂編碼，就是將字母、數(shù)字、符號(hào)等信息編成一組二進(jìn)制代碼的過(guò)程。編碼器是數(shù)字電路中常用的集成電路之一。最常見(jiàn)的計(jì)算機(jī)鍵盤(pán)中就含有編碼器器件，當(dāng)按下鍵盤(pán)上的按鍵時(shí)，編碼器將按鍵信息轉(zhuǎn)換成二進(jìn)制代碼，并將這組二進(jìn)制代碼送到計(jì)算機(jī)進(jìn)行處理。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩類(lèi)。

　　3、譯碼器

　　譯碼是編碼的反過(guò)程。編碼是將信號(hào)轉(zhuǎn)換成二進(jìn)制代碼，譯碼則是將二進(jìn)制代碼轉(zhuǎn)換成特定的信號(hào)。將輸入的二進(jìn)制代碼轉(zhuǎn)換成特定的高（低）電平信號(hào)輸出的邏輯電路稱為譯碼器。

　　4、據(jù)選擇器

　　數(shù)據(jù)選擇器的功能是根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路送到輸出。

　　當(dāng)輸入信號(hào)經(jīng)過(guò)不同的路徑傳輸?shù)酵�一個(gè)門(mén)電路時(shí)，由于信號(hào)所經(jīng)過(guò)的門(mén)電路的傳輸延時(shí)不同，或者所經(jīng)過(guò)的門(mén)電路的級(jí)數(shù)不同，導(dǎo)致信號(hào)到達(dá)匯合點(diǎn)門(mén)電路的時(shí)間不同，從而可能引起該門(mén)電路的輸出波形出現(xiàn)尖峰脈沖（干擾信號(hào)），這一現(xiàn)象稱為組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。

　　產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)的原因是由于一個(gè)門(mén)的兩個(gè)互補(bǔ)的輸入信號(hào)分別經(jīng)過(guò)兩條不同的路徑傳輸，由于延遲時(shí)間不同，而到達(dá)的時(shí)間不同引起的。消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法主要有引入封鎖脈沖、引入選通脈沖、接濾波電容或修改邏輯設(shè)計(jì)等。