數(shù)字電路中的組合邏輯電路的設(shè)計(jì)與分析過程相反，本文小編主要跟大家介紹一下關(guān)于組合邏輯電路的設(shè)計(jì)步驟，順便回顧一下組合邏輯電路的分析方法。

　　組合邏輯電路的設(shè)計(jì)，通常以電路簡(jiǎn)單，所用器件最少為目標(biāo)。在前面所介紹的用代數(shù)法和卡諾圖法來化簡(jiǎn)邏輯函數(shù)，就是為了獲得最簡(jiǎn)的形式，以便能用最少的門電路來組成邏輯電路。但是，由于在設(shè)計(jì)中普遍采用中、小規(guī)模集成電路（一片包括數(shù)個(gè)門至數(shù)十個(gè)門）產(chǎn)品，因此應(yīng)根據(jù)具體情況，盡可能減少所用的器件數(shù)目和種類，這樣可以使組裝好的電路結(jié)構(gòu)緊湊，達(dá)到工作可靠而且經(jīng)濟(jì)的目的。

　　組合邏輯電路設(shè)計(jì)步驟

　　在教學(xué)過程中，學(xué)生對(duì)組合邏輯電路的設(shè)計(jì)過程覺得比較難。不知從何人手。筆者經(jīng)過多年的教學(xué)，總結(jié)出組合邏輯電路的設(shè)計(jì)步驟如下，并舉例說明。

　　組合邏輯電路設(shè)計(jì)是根據(jù)給出的邏輯問題，設(shè)計(jì)出一個(gè)組合邏輯電路去滿足提出的邏輯功能要求。

　　組合邏輯電路的設(shè)計(jì)步驟如下：

　　1、仔細(xì)分析設(shè)計(jì)要求。做出輸入，輸出變量的邏輯規(guī)定。根據(jù)給出的條件，列出真值表。

　　2、將真值表寫入卡諾圖。化簡(jiǎn)。卡諾圖法化簡(jiǎn)是一種很方便、很準(zhǔn)確的化簡(jiǎn)方法，只要有足夠的細(xì)心，化簡(jiǎn)結(jié)果就不會(huì)有問題。

　　3、畫邏輯電路圖。卡諾圖法化簡(jiǎn)后得到最簡(jiǎn)的與一或表達(dá)式。若需要其他的形式，可先轉(zhuǎn)化后再作圖。下面用實(shí)際例子來詳細(xì)分析。

　　例：某單位舉辦游藝晚會(huì)，男士持紅票入場(chǎng)。女士持黃票入場(chǎng)。持綠票不管男女均可入場(chǎng)，試用與非門設(shè)計(jì)這個(gè)游藝晚會(huì)入場(chǎng)放行的邏輯控制電路。

　　第一步：由題意找出輸入、輸出變量，列真值表。題中出現(xiàn)男、女、黃票、紅票、綠票共五個(gè)變量。有人會(huì)建議設(shè)五個(gè)輸入變量，可是若細(xì)細(xì)想來。可看出男、女為表示對(duì)立的變量。可用一個(gè)變量A的兩種狀態(tài)來表示。可設(shè)A=O為女，A=I表示男。

　　剩下的紅票、黃票、綠票分別用B、C、D來表示，即B=I為持紅票。B=O為沒有紅票；C=1為持黃票，C=0為沒有黃票；D=l為持綠票，D=0為沒有綠票；設(shè)L為輸出變量，L=1可入場(chǎng)，L=0不可入場(chǎng)。根據(jù)上述邏輯規(guī)定，按題意列出真值表如附表。

　　第二步：將真值表寫入卡諾圖，化簡(jiǎn)。在畫包圍圈的過程中（如圖l所示）。

　　要注意以下幾點(diǎn)：

　　1、包圍圈越大越好（合并后得到的乘積項(xiàng)中因子最少）。

　　2、包圍圈的個(gè)數(shù)越少越好（表達(dá)式乘積項(xiàng)項(xiàng)數(shù)最少）。

　　3、同一個(gè)“1”方塊可以被圈多次（因?yàn)锳+A=A，對(duì)邏輯函數(shù)的正確性無影響）。

　　4、每個(gè)圈要有新的成分，如果某一圈中所有的“1”方塊均被別的包圍圈包圍，則此圈所表示的乘積項(xiàng)是多余的。

　　5、畫包圍圈時(shí)，可先圈大，后圈小。

　　6、不要遺漏任何方塊（否則函數(shù)會(huì)出錯(cuò)）。

　　將各圈寫成邏輯函數(shù)表達(dá)式的形式，并化成題中要求的形式，即得到：L=D+AB+AC=DABAC綜上所述。可看出設(shè)輸入、輸出變量是邏輯電路設(shè)計(jì)的第一關(guān)鍵。

　　只有變量設(shè)得恰當(dāng)，才能根據(jù)題意順利地列出正確的真值表。卡諾圖法化簡(jiǎn)是第二關(guān)鍵，不過只要按照化簡(jiǎn)規(guī)則。仔細(xì)分析作答，并化簡(jiǎn)成題里所需要的形式，然后根據(jù)邏輯表達(dá)式畫出相應(yīng)的邏輯電路圖即可。

　　延伸閱讀：組合邏輯電路的分析步驟

　　1、分析組合邏輯電路的步驟大致如下：

　　已知邏輯圖→寫邏輯式 →運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換→ 列邏輯狀態(tài)表→ 分析邏輯功能

　　例：某一組合邏輯電路如下圖所示，試分析其邏輯功能。

　　解：（1）由邏輯圖寫出邏輯式，并化簡(jiǎn)

　　（2）由邏輯式列出邏輯狀態(tài)表（下表）

　　（3）分析邏輯功能

　　只當(dāng)A，B，C全為“0”或全為“1”時(shí)，輸出Y才為“1”，否則為“0”。故該電路稱為“判一致電路”，可用于判斷三個(gè)輸入端的狀態(tài)是否一致。

　　2、綜合組合邏輯電路的步驟大致如下：

　　已知邏輯要求→ 列邏輯狀態(tài)表→ 寫邏輯式→ 運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換→ 或邏輯圖

　　例：試設(shè)計(jì)一邏輯電路供三人（A，B，C）表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示“1”；如果不贊成，不按電鍵，表示“0”。表決結(jié)果用指示燈來表示，如果多數(shù)贊成，則指示燈亮，Y=1；反之則不亮，Y=0。

　　解：（1）由題意列出邏輯狀態(tài)

　　          共有八種組合，Y=I的只有四種。邏輯狀態(tài)表如下表所示。

　　（2）由邏輯狀態(tài)表寫出邏輯式

　　（3）變換和化簡(jiǎn)邏輯式

　　對(duì)上式應(yīng)用邏輯代數(shù)運(yùn)算法則7，8，14進(jìn)行變換和化簡(jiǎn)：

　　（4）由邏輯式畫邏輯圖

　　由上式畫出的邏輯圖如下圖所示。