日本欧美一区-日本欧美一区二区三区片-日本强好片久久久久久AAA-日本-区一区二区三区A片-日本人伦一区二区三区-日本人妻A片成人免费看

電子開發網

電子開發網電子設計 | 電子開發網Rss 2.0 會員中心 會員注冊
搜索: 您現在的位置: 電子開發網 >> 基礎入門 >> 數字電子電路 >> 正文

組合邏輯電路的險象

作者:佚名    文章來源:本站原創    點擊數:    更新時間:2018-11-24

一、競爭現象與險象的產生
  邏輯電路中各路徑上延遲時間的長短與信號經過的門的級數有關,與具體邏輯門的時延大小有關,還與導線的長短有關,因此,輸入信號經過不同路徑到達輸出端的時間有先有后,這種現象稱為競爭現象。通常,可以更廣義地把競爭理解為多個信號到達某一點有時差的現象。競爭的結果可能使邏輯電路產生錯誤輸出,通常將由競爭引發的錯誤輸出信號稱為險象。組合電路中的險象是一種瞬態現象,它表現為在輸出端產生不應有的尖脈沖,暫時地破壞正常邏輯關系。一旦瞬態過程結束,即可恢復正常邏輯關系。

  根據競爭的結果是否導致險象的產生,可以將競爭分為非臨界競爭和臨界競爭兩種類型。不產生錯誤輸出的競爭稱為非臨界競爭,導致錯誤輸出的競爭稱為臨界競爭。

二、險象的消除

  消除或避免電路中險象的常用方法有增加冗余項的方法、增加慣性延時環節的方法和選通法等。

Tags:組合邏輯電路,險象  
責任編輯:admin
請文明參與討論,禁止漫罵攻擊,不要惡意評論、違禁詞語。 昵稱:
1分 2分 3分 4分 5分

還可以輸入 200 個字
[ 查看全部 ] 網友評論
關于我們 - 聯系我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
返回頂部
刷新頁面
下到頁底
晶體管查詢