日本欧美一区-日本欧美一区二区三区片-日本强好片久久久久久AAA-日本-区一区二区三区A片-日本人伦一区二区三区-日本人妻A片成人免费看

電子開發網

電子開發網電子設計 | 電子開發網Rss 2.0 會員中心 會員注冊
搜索: 您現在的位置: 電子開發網 >> 基礎入門 >> 數字電子電路 >> 正文

邏輯函數的代數化簡法

作者:佚名    文章來源:本站原創    點擊數:    更新時間:2018-10-20

    一個確定的邏輯關系,如能找到最簡的邏輯表達式,不僅能夠更方便、更直觀地分析其邏輯關系,而且在設計具體的邏輯電路時所用的元件數也會最少,從而可以降低成本,提高可靠性。常用的化簡方法有代數化簡法和卡諾圖化簡法,這里僅介紹代數化簡法。

    代數化簡法就是利用邏輯代數的基本運算規則來化簡邏輯函數。代數化簡法的實質就是對邏輯函數作等值變換,通過變換,使與-或表達式的與項數目最少,以及在滿足與項最少的條件下,每個與項的變量數量最少。下面是代數化簡法中經常使用的辦法。

1、合并項法

    利用公式把兩項合并成一項。

2、吸收法

    利用公式A+AB=A,消去多余項。

3、消去法

    利用公式,消去多余變量。

4、配項法

    利用,可以在某一與項中乘以,展開后消去多余項。也可利用A+A=A,將某一與項重復配置,分別和有關與項合并,進行化簡。

Tags:邏輯函數,代數化簡法,化簡  
責任編輯:admin
請文明參與討論,禁止漫罵攻擊,不要惡意評論、違禁詞語。 昵稱:
1分 2分 3分 4分 5分

還可以輸入 200 個字
[ 查看全部 ] 網友評論
關于我們 - 聯系我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
返回頂部
刷新頁面
下到頁底
晶體管查詢