日本欧美一区-日本欧美一区二区三区片-日本强好片久久久久久AAA-日本-区一区二区三区A片-日本人伦一区二区三区-日本人妻A片成人免费看

電子開發網

電子開發網電子設計 | 電子開發網Rss 2.0 會員中心 會員注冊
搜索: 您現在的位置: 電子開發網 >> 基礎入門 >> 模擬電子電路 >> 正文

上拉,下拉電阻作用簡述

作者:佚名    文章來源:本站原創    點擊數:    更新時間:2011-3-20

1、當TTL電路驅動COMS電路時,如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。

2、OC門電路必須加上拉電阻,以提高輸出的搞電平值。

3、為加大輸出引腳的驅動能力,有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻產生降低輸阻抗,提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平,從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾。

對于TTL或CMOS,到底要不要加,加上拉或下拉,根據具體電路決定.一般原則為:

1.若只有上臂OC輸出的門電路,再接至下一級高阻輸入時,一般要加下拉.

2.若只有下臂OC輸出的門電路,則需加上拉.

3.若具有上\下臂輸出的門電路,則不般不需加.

具體數值,要根據驅動能力,線長,頻率,靜電要求,省電要求等等確定.

Tags:上拉電阻,下拉電阻,作用  
責任編輯:admin
請文明參與討論,禁止漫罵攻擊,不要惡意評論、違禁詞語。 昵稱:
1分 2分 3分 4分 5分

還可以輸入 200 個字
[ 查看全部 ] 網友評論
關于我們 - 聯系我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
返回頂部
刷新頁面
下到頁底
晶體管查詢