去耦電容的選擇詳解

退耦電容需要滿足兩個(gè)要求，一個(gè)是容量需求，另一個(gè)是ESR需求。也就是說一個(gè)0.1uF的電容退耦效果也許不如兩個(gè)0.01uF電容效果好。而且，0.01uF電容在較高頻段有更低的阻抗，在這些頻段內(nèi)如果一個(gè)0.01uF電容能達(dá)到容量需求，那么它將比0.1uF電容擁有更好的退耦效果。
很多管腳較多的高速芯片設(shè)計(jì)指導(dǎo)手冊(cè)會(huì)給出電源設(shè)計(jì)對(duì)退耦電容的要求，比如一款500多腳的BGA封裝要求3.3V電源至少有30個(gè)瓷片電容，還要有幾個(gè)大電容，總?cè)萘恳?00uF以上…
每路輸入都有10nF和100nF濾雜訊，同時(shí)為了穩(wěn)定壓降，接有一個(gè)10uF的大電容。一般來說，小電容需要靠近芯片，而且每個(gè)Pin一個(gè)。大電容則可放遠(yuǎn)點(diǎn)。
對(duì)于電源輸出部分來說，除一般原則，需要考慮器件峰值電流較大，把電平拉下來的可能。因此需要一顆大電容，一般10uF以上，數(shù)字電路中典型的去耦電容值是0.1μF。這個(gè)電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右
退藕電容的一般配置原則
1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uf以上的更好。
2. 原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1 ~ 10pf的但電容。
3. 對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 Ram、Rom存儲(chǔ)器件，應(yīng)在芯片的 電源線和地線之間直接入退藕電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應(yīng)注意以下兩點(diǎn)：
A、 在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電 ，必須采用附圖所示的 Rc 電路來吸收放電電流。一般 R 取 1 ~ 2k，C取2.2 ~ 47uf。
B、 Cmos的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。
由于大部分能量的交換也是主要集中于器件的電源和地引腳，而這些引腳又是獨(dú)立的直接和地電平面相連接的。這樣，電壓的波動(dòng)實(shí)際上主要是由于電流的不合理分布引起。但電流的分布不合理主要是由于大量的過孔和隔離
帶造成的。這種情況下的電壓波動(dòng)將主要傳輸和影響到器件的電源和地線引腳上。   為減小集成電路芯片電源上的電壓瞬時(shí)過沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。
當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
配置電容的經(jīng)驗(yàn)值
好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。

數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。

在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。

每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。

最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。

去耦電容值的選取并不嚴(yán)格，可按C=1/F計(jì)算；即10MHz取0.1uf。由于不論使用怎樣的電源分配方案，整個(gè)系統(tǒng)會(huì)產(chǎn)生足夠?qū)е聠栴}發(fā)生的噪聲，額外的過濾措施是必需的。

這一任務(wù)由旁路電容完成。一般來說，一個(gè)1uf-10uf 的電容將被放在系統(tǒng)的電源接入端，板上每個(gè)設(shè)備的電源腳與地線腳之間應(yīng)放置一個(gè)0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入端的大電容（約10uf）用來過濾板子產(chǎn)生的低頻（比如60hz 線路頻率）。

板上工作中的設(shè)備產(chǎn)生的噪聲會(huì)產(chǎn)生從100mhz 到更高頻率間的合共振（Harmonics）。每個(gè)芯片間都要放置旁路電容，這些電容比較小，大約0.1u 左右。